Deska pro zatížení je důležitou součástí zařízení pro testování polovodičů, které se používá hlavně pro funkční testování a ověření výkonu balených čipů, aby se zajistilo, že čipy splňují standardy návrhu.
Základní funkce
Deska pro zatížení spojuje čip s testovacím zařízením prostřednictvím testovací zásuvky, simuluje skutečný pracovní scénář pro provádění testování elektrického výkonu na čipu a prověřuje vadné čipy.
technický požadavek
Vysokorychlostní rozhraní Porovnávání: Vysokorychlostní čip rozhraní musí splňovat přísné požadavky na impedanci, aby byla zajištěna stabilita přenosu signálu.
Testování spolehlivosti: Ověřte dlouhodobou stabilitu čipu prostřednictvím testů stárnutí, jako je tepelný cyklování a zrychlený přepínací cyklování.
Přesná výroba: Výškový rozdíl pájecích podložek musí být ovládán na mikrometrové úrovni a rovinnost vyžaduje válečnou míru menší než 0,2%.
Scénáře aplikací
Používá se hlavně ve fázi závěrečného testování po balení v oplatkách, jako jsou karty sond pro testování nevybavených oplatků, a načítání desek pro funkční ověření zabalených čipů.
Běžné vady v polovodičových deskách
Stejně jako každá elektronická složka mohou mít desky zatížení polovodičů také strukturální defekty, které mohou ovlivnit jejich výkon při běhu na zkušební lavici, čímž ovlivňují výsledky testování IC. Běžné vady desky zatížení jsou následující:
zkrat
Otevřený obvod
V souvislosti mezi zásuvkou a PCB existuje vada
Odpojení sítě
Kontaktní vada soketu
Vady komponenty
Vada relé
Únik proudu
Aby se zajistilo, že deska testovacího zatížení nemá žádný z výše uvedených defektů, musí být její výkon před použitím na platformě testování výroby ověřen a potvrzen prostřednictvím pravidelných inspekcí k detekci nevyhnutelných poruch životního cyklu.
Pokud není detekována jediná vada v těchto komponentách, ovlivní to výsledky testu IC: nemůžete zjistit, zda je výsledek selhání způsoben skutečnou vadou v testované složce nebo vadou v samotné zatížení.
Jak otestovat polovodičové desky
Desky zatížení polovodičů jsou obvykle testovány spuštěním specifických diagnostických programů na stejném testeru polovodiče, který je bude používat.
Ačkoli je tento přístup běžný, má několik nevýhod:
Náklady na testování jsou vysoké, protože se používají drahé polovodičové testery (obvykle běžící 24 hodin denně), což ovlivňuje jejich produktivitu.
Dlouhý vývojový cyklus pro diagnostické testování
Nedostatečná diagnostická schopnost: Funkční testy prováděné na testerech polovodičů nemohou detekovat všechny potenciální vady na desce zatížení.
Dlouhá doba opravy: Když jsou detekovány defekty, tester nemůže poskytnout přesné chybové zprávy. Nebyly identifikovány žádné vadné komponenty a nebyl poskytnut žádný průvodce opravou: Inženýři profesionálních testování musí provádět hloubkovou a časově náročnou analýzu, aby opravili desku zatížení
Nelze detekovat skryté poruchy: Defekty, které přímo neovlivňují funkčnost zatížení desky, mohou vést k nestabilitě nebo poruchám výroby.
K překonání těchto omezení a ušetření času a peněz se doporučuje použít specifické metody a zařízení pro testování k ověření výkonnosti desky zatížení před použitím na testovací platformě IC.